通常，中断被定义为由处理器以外的元素发生的事件。它通知 CPU 需要立即注意的外部事件。中断主要分为两类：可屏蔽和不可屏蔽。可屏蔽中断是 CPU 可以忽略的中断。不可屏蔽的中断不能被忽略，它被指定用于某些关键事件。
在本文中，将了解可屏蔽中断和不可屏蔽中断的区别。但在讨论差异之前，必须了解可屏蔽和不可屏蔽中断。
可屏蔽中断是什么？
可以通过在中断屏蔽寄存器 (IMR) 位屏蔽中设置一个位来忽略的硬件中断称为可屏蔽中断。微处理器可以抑制或忽略可屏蔽中断，并且中断是边沿触发的、电平触发的，或两者兼而有之。一些常见的可屏蔽中断实例包括 8085 微处理器的 RST6.5、RST7.5 和 RST5.5。
不可屏蔽中断是什么？
不可屏蔽中断定义为不能被 CPU 指令禁用或忽略的中断，通常表示不可恢复的硬件问题。当响应时间至关重要，或者无法关闭标准系统进程时，不可屏蔽中断可能会有所帮助。
这种类型的中断在现代计算机系统中用于处理需要快速关注的不可恢复的问题。因此，在系统的正常运行中无法屏蔽这些中断。此外，内部系统芯片组错误、系统数据损坏错误、内存错误和外围总线错误是此类中断的一些实例。调试还有助于诊断和纠正代码缺陷。在这种情况下，不可屏蔽的中断可能会运行一个中断处理程序，它将控制权转移到一个专用的监控程序。
可屏蔽中断和不可屏蔽中断之间的主要区别
在这里，将了解可屏蔽中断和不可屏蔽中断之间的各种主要区别。可屏蔽中断和不可屏蔽中断之间的一些主要区别如下：
- 可屏蔽中断是 CPU 可以根据其优先级接受或忽略的中断。相反，CPU 必须接受不可屏蔽的中断。
- 可以通过在中断屏蔽寄存器 (IMR) 位屏蔽中设置一个位来忽略的硬件中断称为可屏蔽中断。相反，不可屏蔽中断是没有位掩码且不能被忽略的硬件中断。
- 可屏蔽中断有助于管理低优先级作业。另一方面，不可屏蔽中断有助于管理高优先级作业。
- 可屏蔽中断主要用于与外围设备通信。另一方面，不可屏蔽中断用于紧急目的，例如停电或烟雾探测器。
- 当可屏蔽中断发生时，可以在当前指令执行后处理。另一方面，当不可屏蔽中断发生时，当前指令和状态被保存在堆栈中，以允许处理器管理中断。
- 8085 微处理器的 RST6.5、RST7.5 和 RST5.5 是可屏蔽中断的一些常见实例。另一方面，8085 微处理器的 Trap 是不可屏蔽中断的一个实例。
可屏蔽和不可屏蔽中断的区别比较
在这里，将了解可屏蔽中断和不可屏蔽中断之间的直接比较。 可屏蔽中断和不可屏蔽中断之间的一些主要区别如下：
| 特性 | 可屏蔽中断 | 不可屏蔽中断 |
|---|---|---|
| 定义 | 可屏蔽中断是那些可以被 CPU 根据其优先级接受或忽略的中断。 | CPU 必须接受不可屏蔽的中断。 |
| 优先级 | 可屏蔽中断有助于管理低优先级的作业。 | 不可屏蔽中断有助于管理高优先级的工作。 |
| 中断执行 | 当可屏蔽中断发生时，系统可以在运行当前指令后对其进行管理。 | 当不可屏蔽中断发生时，系统可以将当前状态和中断保存在堆栈中，从而允许处理器管理中断。 |
| 处理 | 如果可屏蔽中断发生时它的优先级高于当前运行的指令，则立即处理它。否则，在当前执行完成后处理中断。 | 不可屏蔽中断必须通过暂停当前执行来立即处理不可屏蔽的中断。 |
| 向量地址 | 可屏蔽中断的向量地址可以通过中断控制器的编程来改变。 | 这个中断的向量地址是固定的，处理器制造商预先定义的。 |
| 响应时间 | 可屏蔽中断具有更长的响应时间。 | 不可屏蔽中断的响应时间非常短。 |
| 用途 | 设备控制器主要利用这些。 | 这些主要由看门狗定时器和电源故障期间使用。 |
| 示例 | 一些常见的可屏蔽中断实例包括 8085 微处理器的 RST6.5、RST7.5 和 RST5.5。 | 8085 微处理器的陷阱是不可屏蔽中断的一个实例。 |
结论
中断是需要 CPU 关注的重要事件，可屏蔽中断是 CPU 可能接受或拒绝的中断。相反，不可屏蔽中断是 CPU 必须接受的中断
欢迎任何形式的转载，但请务必注明出处，尊重他人劳动成果。
转载请注明：文章转载自 有区别网 [http://www.vsdiffer.com]
本文标题：可屏蔽中断和不可屏蔽中断的区别
本文链接：https://www.vsdiffer.com/vs/maskable-vs-non-maskable-interrupts.html
免责声明：以上内容仅是站长个人看法、理解、学习笔记、总结和研究收藏。不保证其正确性，因使用而带来的风险与本站无关！如本网站内容冒犯了您的权益，请联系站长，邮箱：，我们核实并会尽快处理。